Ψηφιακή Σχεδίαση

Topic outline

• Course Info

  Collapse all Expand all
  • 

    General information Page
  • 

    Course Description - Course Content Page
  • 

    Instructor Details Page
  • 

    Course Objectives - Learning Outcomes Page
  • 

    Requirements Page
  • 

    Bibliography - Sources Page
  • 

    Ομάδα συζητήσεων ειδήσεων Forum

• Introduction

  
  

  • 

    Καλωσόρισμα στο μάθημα Page

• Lab 0

  
  

  • 

    Επανάληψη περί Ηλεκτρικών Κυκλωμάτων, γνωριμία με breadboard, LED, και διακόπτες Page
  • 

    Lab 0 File
  • 

    Quiz: Ηλεκτρικά Κυκλώματα και Στοιχειώδεις Λογικές Πράξεις

• Lab 1

  Logic using Switches, Multiplexors, ROM

  • 

    1.1 - 1.4: Πίνακες Αληθείας, Σύνθετες Πράξεις, Αποκλειστικό-Ή, Κώδικες Ανίχνευσης Σφαλμάτων Page
  • 

    1.5 (α): Πολύπλεξη: Επιλογή Πληροφορίας μεταξύ Πολλαπλών Εισόδων Page
  • 

    1.5 (b): Πολύπλεξη: Επιλογή Πληροφορίας μεταξύ Πολλαπλών Εισόδων Page
  • 

    1.6 (α): Πολύπλεξη σαν το Λογικό Ή πολλαπλών ΚΑΙ Page
  • 

    1.6 (β) - 1.7 (α): Ανάγνωση από μνήμη με χρήση πολυπλεκτών Page
  • 

    1.7 (β): Μνήμη Χειροκίνητης Εγγραφής και Ηλεκτρονικής Ανάγνωσης Page
  • 

    Lab 1 File
  • 

    Extra Material 1: parity: switch network, function properties; Gray code; error detection and correction codes - checksum, CRC; oscilloscopes File

• Lab 2

  Decoders and Memory Addresses, Relays, Coding and Combinations

  • 

    2.1 (α): Δένδρα Αποφάσεων Page
  • 

    2.1 (β): Δένδρα Αποφάσεων Page
  • 

    Πείραμα 2.2: Πλακέτα Αποκωδικοποιητή 3-σε-8 Page
  • 

    2.3: Διευθύνσεις Μνήμης και Αποκωδικοποιητής Διευθύνσεων Page
  • 

    2.5 - 2.6: ROM, AND-OR, Κωδικοποίηση Μηνυμάτων Page
  • 

    2.8: Πλήθος Συνδυασμών (Μηνυμάτων) των n bits Page
  • 

    2.12: Ηλεκτρονόμοι (Relays) Page
  • 

    2.13 - 2.7 - 2.14: Ηλεκτρονόμοι και Αποκωδικοποιητές Page
  • 

    2.10: Συνδέσεις με την Πλακέτα Εισόδων/Εξόδων Page
  • 

    2.9: Αναλογικά και Ψηφιακά Ηλεκτρονικά Συστήματα Page
  • 

    Lab 2 File

• Lab 3

  Relationship between Multiplexors and Decoder, Feedback - Oscillators - Memory Elements, Logic Gates, Transistors and Chips, Combinational Circuits

  • 

    Πείραμα 3.1: Κωδικοποιημένα Σήματα Επιλογής: Πολυπλέκτης με Αποκωδικοποιητή Page
  • 

    Πείραμα 3.2: Ανάδραση: Ευσταθή, Ασταθή, και Δισταθή Συστήματα Page
  • 

    Πείραμα 3.3: Ταλαντωτής με Ηλεκτρονόμο Page
  • 

    Πείραμα 3.4: Μνήμη "RS Flip-Flop" με Ηλεκτρονόμο Page
  • 

    Πείραμα 3.5: Λογικές Πύλες: Συνθέσιμα, Μονόδρομα Κυκλώματα Page
  • 

    Πείραμα 3.11: Σύνθεση Συνδιαστικών Κυκλωμάτων από τον Πίνακα Αληθείας τους Page
  • 

    Πείραμα 3.6 (α): Λογικές Πύλες σε Τεχνολογία CMOS Page
  • 

    3.6 (α): Λογικές Πύλες σε Τεχνολογία CMOS (συνέχεια προημούμενου μαθήματος) Page
  • 

    3.6 (β): Λογικές Πύλες σε Τεχνολογία CMOS Page
  • 

    3.6 (γ): Λογικές Πύλες σε Τεχνολογία CMOS Page
  • 

    3.9: Πώς να ΜΗΝ καταστρέψετε ή κάψετε τα Chips σας Page
  • 

    Lab 3 File
  • 

    Extra Material 3.1: Συνδυαστικά Κυκλώματα με χρήση Ηλεκτρονόμων File
  • 

    Extra Material 3.2: pulse generator, and use with the oscilloscope; delay measurements in RC circuits, simple gates, relays; frequency measurements in ring oscillators; bistable (latch) circuits and FCFS arbiters; feedback control theory File
  • 

    Extra Material 3.3: oscillators File
  • 

    Extra Material 3.4: A logic circuit simulator URL

• Lab 4

  Karnaugh maps, Boolean Algebra, RAM

  • 

    4.1: Διαγράμματα Venn Δύο Μεταβλητών, Χάρτες Karnaugh Page
  • 

    4.2 (α): Διαγράμματα Venn & Χάρτες Karnaugh Τριών Μεταβλητών Page
  • 

    4.2 (β): Διαγράμματα Venn & Χάρτες Karnaugh Τεσσάρων Μεταβλητών Page
  • 

    4.4: Συνθήκες Αδιαφορίας (Don't Care Conditions) Page
  • 

    4.9 (α): Αποκωδικοποιητές με Πύλες Page
  • 

    4.9 (β): Πολυπλέκτες με Πύλες Page
  • 

    Quiz: Αποκωδικοποιητές και Πολυπλέκτες
  • 

    4.12: Μνήμη Τυχαίας Προσπέλασης (RAM) Page
  • 

    4.11: Μεθοδολογία Αποσφαλμάτωσης (Debugging) Κυκλωμάτων Page
  • 

    Lab 4 File

• Lab 5

  Binary Numbers, Adders

  • 

    4.6: Άλγεβρα Boole (Θεώρημα DeMorgan) Page
  • 

    4.6: Άλγεβρα Boole (Επιμεριστική Ιδιότητα) Page
  • 

    4.6: Άλλη μορφή επιμεριστικής ιδιότητας και Δυϊσμός Page
  • 

    4.6: Άλλες ταυτότητες στην Άλγεβρα Boole Page
  • 

    5.1: Δυαδική Αρίθμιση Page
  • 

    5.1 (β): Δεκαεξαδική Αρίθμιση Page
  • 

    5.1 (γ): Μετατροπή από το Δεκαδικό στο Δυαδικό Page
  • 

    5.3: Πρόσθεση Δυαδικών Page
  • 

    5.4: Ψηφιακός Αθροιστής Page
  • 

    5.10: Πρόσθεση πολλών αριθμών Page
  • 

    5.11: Μετρητής Πλήθους πατημένων Διακοπτών Page
  • 

    Lab 5 File
  • 

    Lab 5 worksheet File

• Lab 6

  Signed Integers, adders/subtracters, Flip-Flops

  • 

    6.1: Πολλαπλασιασμός, Διαίρεση και Υπόλοιπο με δυνάμεις του 2 Page
  • 

    6.2: Συστροφή Αναπαράστασης αριθμών με n bits Page
  • 

    6.2: Συστροφή Αναπαράστασης αριθμών με n bits (επανάληψη) Page
  • 

    6.3 (α): Κώδικας signed 4-bit Page
  • 

    6.3 (β): Ορισμός n-bit 2's complement Page
  • 

    6.3 (γ): Παράδειγμα Page
  • 

    6.3 (γ-2): Εναλλακτική διατύπωση Page
  • 

    6.4: Πρόσθεση signed (Πρόσθεση Προσημασμένων Ακέραιων σε Συμπλήρωμα-2 Page
  • 

    6.4 (β): Αποδείξεις Page
  • 

    Επανάληψη Προσημασμένων με άλλα λόγια... Page
  • 

    Παραδείγματα Page
  • 

    6.7 (α): Αφαιρέτες Page
  • 

    6.7 (β): Προσθαφαιρέτες Page
  • 

    6.10: Η στοιχειώδης Ιδέα του Flip-Flop Page
  • 

    Lab 6 File

• Course refresher

  Review of the first half of the course

  • 

    Επανάληπτικό Μάθημα Page

• Lab 7

  Latches, Registers, Two-Phase Clocks

  • 

    7.1: O βασικός Μανταλωτής (Latch, Flip-Flop) τύπου RS Page
  • 

    7.3: O Μανταλωτής (Latch) τύπου D Page
  • 

    7.3 (β): Διαγράμματα χρονισμού Page
  • 

    7.5: Μανταλωτές Πολλαπλών Bits (Καταχωρητές - Registers) Page
  • 

    7.6 (α): Αποθήκευση προηγούμενης εισόδου Page
  • 

    7.6 (β): Μνήμη σε Βρόχο ανάδρασης - Διφασικά ρολόγια Page
  • 

    7.6 (γ): Διάγραμμα χρονισμού Page
  • 

    7.7: Καταχωρητής Ολίσθησης Page
  • 

    Lab 7 File

• Lab 8

  Counter using Adder & Register, Edge-Triggering

  • 

    8.0: Γενικά περί μετρητών Page
  • 

    8.1: Πολύμπιτοι Πολυπλέκτες Page
  • 

    8.2: Μετρητής από Αθροιστές, Καταχωρητές, και Πολυπλέκτες Page
  • 

    8.3 - 8.4: Λίγα για το εργαστήριο... Page
  • 

    8.5: Ακμοπυροδότηση Page
  • 

    8.5 (β): Εξασφαλίζεται η χρήση όπως με φ1 και φ2? Page
  • 

    8.8: Καθαρισμός Παλμών Διακόπτη (Switch Debouncing) Page
  • 

    Lab 8 File
  • 

    Extra Material: μετατροπείς ψηφιακού σε αναλογικό, μετρητές χρόνου και συχνότητας File

• Lab 9

  Tristate Drivers, Buses, SRAM Memories

  • 

    9.1 (α): Κεντρικοποιημένη & Κατανεμηνέμη Πολύπλεξη Page
  • 

    9.1 (β): Τρικατάστατος διακόπτης σε CMOS Page
  • 

    9.1 (γ): Κανόνες λειτουργίας Τρικατάστατης Λεωφόρου Page
  • 

    9.2 (α): Πολύμπιτες Τρικατάστατες Λεωφόροι (Buses) Page
  • 

    9.2 (β): Αμφίδρομα Pins Δεδομένων Page
  • 

    9.2 (γ): Σύγχρονες τάσεις Επικοινωνίας μεταξύ Chips Page
  • 

    9.3 (α): Εσωτερική Οργάνωση Μνημών SRAM: Ανάγνωση Page
  • 

    9.3 (β): Εσωτερική Οργάνωση Μνημών SRAM: Εγγραφή Page
  • 

    9.3 (γ): Εσωτερική Οργάνωση Μνημών SRAM: Κοινός Αποκωδικοποιητής Διευθύνσεων Page
  • 

    9.4 (β): Μνήμες πολλαπλών Chips Page
  • 

    9.4 (α): Αμφίδρομα Pins Δεδομένων Page
  • 

    Lab 9 File

• Lab 10

  Finite state machines

  • 

    10.1 & 10.2: Μηχανές Πεπερασμένων Καταστάσεων Page
  • 

    10.3 (α): Φώτα Κυκλοφορίας σε Διασταύρωση Οδών (εισαγωγή) Page
  • 

    10.3.1 (β): Κλασσικά φανάρια, χωρίς ανιχνευτές, με αναλογία 1 προς 1 Page
  • 

    10.3.2 (γ): Κλασσικά φανάρια, χωρίς ανιχνευτές, με αναλογία 2 προς 1 Page
  • 

    10.3.3 (δ): Συνδυαστικό κύκλωμα σταθερής προτεραιότητας Page
  • 

    10.3.4 (ε): Διάγραμμα κατάστασης και επιδόσεις Page
  • 

    10.3.4: Επανάληψη Page
  • 

    10.3.4 (β): Υλοποίηση κυκλώματος FSM Page
  • 

    10.3.5: Προσαρμοστικός Έλεγχος Page
  • 

    10.4: Άσκηση υλοποίησης Page
  • 

    10.5 (α): Κώδικες Μεταβλητού Μήκους (Κωδικοποίηση Huffman) Page
  • 

    10.5 (β): Διφορούμενοι κώδικες (Ambiguous) Page
  • 

    10.6: FSM Αποκωδικοποίησης Huffman Page
  • 

    10.7: Κωδικοποίηση Καταστάσεων "One-Hot" Page
  • 

    Lab 10 File

• Lab 11

  A simple computer: datapath & arithmetic instructions

  • 

    11.1: Mία απλή Αριθμητική/Λογική Μονάδα (ALU) - Μέρος 1ο Page
  • 

    11.1: Mία απλή Αριθμητική/Λογική Μονάδα (ALU) - Μέρος 2ο Page
  • 

    11.2: Πράξεις ALU σ΄ έναν Επεξεργαστή Τύπου Συσσωρευτή (Accumulator) Page
  • 

    11.3: Πρόγραμμα και Εντολές: οι Οδηγίες για τις Πράξεις Page
  • 

    11.4: Ανάγνωση & Εκτέλεση Εντολών (Μέρος 1ο) Page
  • 

    11.4: Ανάγνωση & Εκτέλεση Εντολών (Μέρος 2ο) Page
  • 

    11.2 (extra): Παράδειγμα πιο πολύπλοκου υπολογισμού με Συσσωρευτή (ACC) Page
  • 

    11.9: Άλμα (Jump): Συνέχιση Εκτέλεσης σε άλλο Σημείο Page
  • 

    11.5: Καταχωρητές με Επίτρεψη Φόρτωσης (Load Enable) Page
  • 

    11.10: Αποκωδικοποίηση Εντολών - Κύκλωμα Ελέγχου Page
  • 

    Lab 11 File
  • 

    11.1: Mία απλή Αριθμητική/Λογική Μονάδα (ALU) - Μέρος 1ο Page
  • 

    11.1: Mία απλή Αριθμητική/Λογική Μονάδα (ALU) - Μέρος 2ο Page
  • 

    11.2: Πράξεις ALU σ΄ έναν Επεξεργαστή Τύπου Συσσωρευτή (Accumulator) Page
  • 

    11.3: Πρόγραμμα και Εντολές: οι Οδηγίες για τις Πράξεις Page
  • 

    11.4: Ανάγνωση & Εκτέλεση Εντολών (Μέρος 1ο) Page
  • 

    11.4: Ανάγνωση & Εκτέλεση Εντολών (Μέρος 2ο) Page
  • 

    11.2 (extra): Παράδειγμα πιο πολύπλοκου υπολογισμού με Συσσωρευτή (ACC) Page
  • 

    11.9: Άλμα (Jump): Συνέχιση Εκτέλεσης σε άλλο Σημείο Page
  • 

    11.5: Καταχωρητές με Επίτρεψη Φόρτωσης (Load Enable) Page

• Lab 12

  Branches, Indirect Accesses (Pointers) and on the Speed ​​and Power Consumption of CMOS Circuits

  • 

    12.0: Επανάληψη - Η Διεύθυνση της επόμενης εντολής Page
  • 

    12.1: Παράδειγμα Βρόχου και Διακλαδώσεις υπό συνθήκη Page
  • 

    12.2(α): Datapath για διακλαδώσεις Page
  • 

    12.2(β): Λογική ελέγχου για διακλαδώσεις Page
  • 

    12.2(γ): If - then - else Page
  • 

    12.3(α): Eπιστροφή από διαδικασία: Άλματα σε Μεταβλητές Διευθύνσεις Page
  • 

    12.3(β): Η υλοποίηση της Jump Index Page
  • 

    12.5(α): Η υλοποίηση του "Indirection" Page
  • 

    12.5(β): Δομές Δεδομένων - Μεταβλητές Διευθύνσεις Μνήμης - Παράδειγμα με πίνακα Page
  • 

    12.5(γ): Επανάληψη του 12.5 Page
  • 

    12.6(α): Υλοποίηση Εντολών Indexed Page
  • 

    12.6(β): Δύο κύκλοι Ρολογιού - FSM Ελέγχου Page
  • 

    12.8(α): Η εξίσωση της καθυστέρησης: Δt = C · ΔV / I Page
  • 

    12.8(β): Συνέπειες της εξίσωση για Fan-out, Fan-in πυλών Page
  • 

    12.8(γ): Κατανάλωση ενέργειας Page
  • 

    Lab 12 File

• REFRESHER COURSE
  • 

    Επανάληψη στα Flip-Flops Page
  • 

    Επανάληψη στις Μνήμες Page
  • 

    Σύστημα Μνήμης από πολλά Chips Page
  • 

    Απλός Υπολογιστής Page
  • 

    Επανάληψη Αναλογικών - Ψηφιακών Page
  • 

    Επανάληψη Μηχανών Πεπερασμένων Καταστάσεων Page
  • 

    FSM - Παράδειγμα μηχανής Πώλησης Page
  • 

    Επανάληψη των Προσημασμένων Αριθμών Page
  • 

    Διαγράμματα Χρονισμού Page